A ferroelectric storage device having 2Tr-2C cell structure or 1Tr-1C cell structure, which can be assessed by a screening test. In the test, a regulated reference voltage is supplied from an external reference voltage input terminal to one end of a sense amplifier. The bit line voltage of the memory cell is input to the other terminal of the sense amplifier. Characteristics of the ferroelectric capacitor are determined quantitatively by measuring the bit line voltages by changing the reference voltage. Deviations in characteristics and degrees of defect/degradation of ferroelectric capacitors can be assessed by such measurement to improve the reliability of the ferroelectric storage device.

Un dispositif de stockage ferroelectric ayant la structure des cellules 2Tr-2C ou la structure des cellules 1Tr-1C, qui peuvent être évaluées par un essai de criblage. Dans l'essai, une tension réglée de référence est assurée à partir d'une borne externe d'entrée de tension de référence à une extrémité d'un amplificateur de sens. Tension secteur peu de la cellule de mémoire est entré dans l'autre borne de l'amplificateur de sens. Des caractéristiques du condensateur ferroelectric sont déterminées quantitativement en mesurant tensions secteur peu en changeant la tension de référence. Des déviations dans les caractéristiques et les degrés de defect/degradation des condensateurs ferroelectric peuvent être évaluées par une telle mesure pour améliorer la fiabilité du dispositif de stockage ferroelectric.

 
Web www.patentalert.com

< Method of forming a forgery-preventive image and apparatus therefor

< Semiconductor memory device

> Driving circuit for a voice coil motor and driving method thereof

> Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies

~ 00090