A memory controller (218) is disclosed which includes a write arbiter (130) and a read arbiter (140) for receiving and processing memory requests from a number of requestor modules (190) for accessing a high speed memory device (110). A high speed controller (120) controls data flow to and from the high speed memory device (110) at a frequency that is higher than ail operating of the arbiters (130, 140), allowing pseudo-simultaneous memory transactions. A read data dispatcher (160) is also disclosed for receiving data from the high speed controller (120) in response to read transactions and for passing the data to one of the requestor modules (190). The size and destination information for launched read transactions are kept by a queue 150. When return data is received by the read data dispatcher (160), the read data dispatcher (160) matches the appropriate amount of data with each queue entry and delivers that return data to the appropriate requester module (190).

Um controlador da memória (218) é divulgado que inclua um árbitro da escrita (130) e um árbitro lido (140) para a memória de recepção e processando pede de um número de módulos do requestor (190) alcançando um dispositivo de memória de alta velocidade (110). dos controles do controlador da alta velocidade (uns 120) fluxo de dados a e do dispositivo de memória de alta velocidade (110) em uma freqüência que seja mais elevada do que ail se operar dos árbitros (130, 140), permitindo transações pseudo-simultâneas da memória. Um expedidor dos dados lidos (160) é divulgado também recebendo dados do controlador de alta velocidade (120) em resposta às transações lidas e passando os dados a um dos módulos do requestor (190). O tamanho e a informação do destino para transações lidas lançadas são mantidos por uma fila 150. Quando os dados do retorno estão recebidos pelo expedidor dos dados lidos (160), o expedidor dos dados lidos (160) combina a quantidade apropriada de dados com cada entrada da fila e entrega-a que os dados do retorno ao módulo apropriado do requester (190).

 
Web www.patentalert.com

< Image forming apparatus with demountable sheet conveyor unit in main body for receiving sheets from optional sheet stack connectable thereto

< Fault portion locating method for semiconductor integrated circuit device

> DMA controller which optimizes transfer rate of data and method therefor

> Developing apparatus featuring first and second developing systems

~ 00091