An apparatus having a core processor and a plurality of cache memory banks is disclosed. The cache memory banks are connected to the core processor in such a way as to provide substantially simultaneous data accesses for said core processor.

Un appareil ayant un processeur de noyau et une pluralité de banques d'antémémoire est révélé. Les banques d'antémémoire sont reliées au processeur de noyau de façon à fournir des accès essentiellement simultanés de données pour ledit processeur de noyau.