"100", which is one of the (1, 7) RLL codes, is used as a clock acquisition pattern. After temporarily judging the sample output to be one of (1, -1), the phase error computing result for three samples (symbols) is added so as to cancel the errors of phase computing. Therefore the number of judgment states can be decreased, and phase can be acquired at high-speed even if the amplitude at acquisition has not been defined. At tracking, the sample output is judged to be one of three groups, [1+a, 1], 0, and [-1, -1-a]. Using the state transition of (1, 7) RLL codes, [1+a, 1] and [-1, -1-a] are distinguished. Since the number of judgment states decreases, judgment accuracy improves.

"100", wat één van is (1, 7) codes RLL, wordt gebruikt als patroon van de klokaanwinst. Na tijdelijk het beoordelen van de steekproefoutput om één van (1, -1) te zijn, wordt het fasefout gegevensverwerkingsresultaat voor drie steekproeven (symbolen) toegevoegd om de fouten te annuleren van fase gegevensverwerking. Daarom kan het aantal oordeelstaten zijn verminderd, en de fase kan bij hoge snelheid worden verworven zelfs als de omvang bij aanwinst niet is bepaald. Bij het volgen, wordt de steekproefoutput beoordeeld om één van drie groepen te zijn, [ 1+a, 1 ]..0, en [ - 1, 1-a ]. Gebruikend de staatsovergang van (1, 7) codes RLL, [ 1+a, 1 ] en [ - 1, 1-a ] wordt onderscheiden. Aangezien het aantal oordeelstaten vermindert, verbetert de oordeelnauwkeurigheid.