Microcomputer systems include an instruction processor therein that can process both normal length instructions and compressed instructions. The normal length instructions and the compressed instructions are provided from memory to an instruction register and then passed through decoding circuitry to a processor core. The decoding circuitry preferably comprises a demultiplexer having a data input that receives a first multi-bit instruction from the instruction register and a select input that receives a first select signal (SEL1). A compressed instruction decoder is also provided. The compressed instruction decoder has a data input electrically coupled to a first data output of the demultiplexer and a select input that receives a second select signal (SEL2). A multiplexer is also provided. The multiplexer has a first data input electrically coupled to an output of the compressed instruction decoder, a second data input electrically coupled to a second data output of the demultiplexer and a select input that receives the first select signal (SEL1). The output of the demultiplexer is electrically coupled to the processor core.

Les systèmes de micro-ordinateur incluent un processeur d'instruction là-dedans qui peut traiter des instructions normales de longueur et des instructions comprimées. Les instructions normales de longueur et les instructions comprimées sont fournies de la mémoire à un registre d'instruction et puis passées par des circuits de décodage à un noyau de processeur. Les circuits de décodage comportent de préférence un démultiplexeur ayant une entrée de données qui reçoit une première instruction de multi-peu du registre d'instruction et d'une entrée choisie qui reçoit un premier signal choisi (SEL1). Un décodeur comprimé d'instruction est également fourni. Le décodeur comprimé d'instruction a une entrée de données électriquement couplée à un premier résultat de données du démultiplexeur et une entrée choisie qui reçoit un deuxième signal choisi (SEL2). Un multiplexeur est également fourni. Le multiplexeur a une première entrée de données électriquement couplée à un résultat du décodeur comprimé d'instruction, une deuxième entrée de données électriquement couplée à un deuxième résultat de données du démultiplexeur et une entrée choisie qui reçoit le premier signal choisi (SEL1). Le rendement du démultiplexeur est électriquement couplé au noyau de processeur.