A computer system includes a home node and one or more remote nodes coupled by a node interconnect. The home node includes a local interconnect, a node controller coupled between the local interconnect and the node interconnect, a home system memory, and a memory controller coupled to the local interconnect and the home system memory. In response to receipt of a data request from the remote node, the memory controller transmits requested data from the home system memory to the remote node and, in a separate transfer, conveys responsibility for global coherency management for the requested data from the home node to the remote node. By decoupling responsibility for global coherency management from delivery of the requested data in this manner, the memory controller queue allocated to the data request can be deallocated earlier, thus improving performance.

Un sistema di elaborazione include un nodo domestico ed uno o più nodi a distanza accoppiati da un'interconnessione di nodo. Il nodo domestico include un'interconnessione locale, un regolatore di nodo accoppiato fra l'interconnessione locale e l'interconnessione di nodo, una memoria di sistema domestica e un regolatore di memoria accoppiato all'interconnessione locale ed alla memoria di sistema domestica. In risposta alla ricevuta di una richiesta di dati dal nodo a distanza, il regolatore di memoria trasmette ha chiesto i dati dalla memoria di sistema domestica al nodo a distanza e, in un trasferimento separato, trasporta la responsabilità dell'amministrazione globale di coerenza per i dati chiesti dal nodo domestico al nodo a distanza. Dalla responsabilità di disaccoppiamento dell'amministrazione globale di coerenza dalla distribuzione dei dati chiesti in questo modo, la coda del regolatore di memoria assegnata alla richiesta di dati può essere cancellata l'assegnazione di più presto, così migliorando le prestazioni.

 
Web www.patentalert.com

< Interscalable interconnect

< Skewed finite hashing function

> Caching method using cache tag and cache data stored in dynamic RAM embedded in logic chip

> Technical support chain automation with guided self-help capability using active content assertions

~ 00092