A method and apparatus is provided for enabling a static timing tool to analyze and test register files in integrated circuits to find correct paths and ignore detected contention. This is achieved by utilizing pattern matching in the static timing tool and having the tool perform certain operations on the transistors of the pattern matched. The methodology includes considering the write word lines as clock nodes, disabling signal propagation through the memory element components, forcing predetermined internal nodes to be of inverse polarity, establishing signal direction through the circuit elements, and indicating that one or more of the predetermined nodes are not to be reported.

Une méthode et un appareil est donnée pour permettre à un outil de synchronisation statique d'analyser et examiner des dossiers de registre dans des circuits intégrés pour trouver les chemins corrects et pour ignorer la controverse détectée. Ceci est réalisé en utilisant l'assortiment de modèle dans l'outil de synchronisation statique et en ayant l'outil effectuez certaines opérations sur les transistors du modèle assorti. La méthodologie inclut vu les lignes de mot d'inscription comme noeuds d'horloge, neutralisant la propagation de signal par les composants d'élément de mémoire, forçant des noeuds internes prédéterminés pour être de polarité inverse, établissant la direction de signal par les éléments de circuit, et indiquant qu'un ou plusieurs des noeuds prédéterminés ne doit pas être rapporté.