Techniques for forming a fabrication layout, such as a mask, for a physical design layout, such as a layout for an integrated circuit, include correcting the fabrication layout for proximity effects using a proximity effects model. A proximity effects model is executed to produce an initial output. The initial output is based on a first position for a segment in a fabrication layout. The first position is displaced from a corresponding original edge in the original fabrication layout by a distance equal to an initial bias. The model is also executed to produce a second output based on a second position for the segment. The second position is displaced from the corresponding original edge by a distance equal to a second bias. An optimal bias for the segment is determined based on the initial output and the second output. The segment is displaced in the fabrication layout from the corresponding edge based on the optimal bias.

Las técnicas para formar una disposición de la fabricación, tal como una máscara, para una disposición de diseño física, tal como una disposición para un circuito integrado, incluyen corregir la disposición de la fabricación para los efectos de la proximidad usando un modelo de los efectos de la proximidad. Una proximidad efectúa el modelo se ejecuta para producir una salida inicial. La salida inicial se basa en una primera posición para un segmento en una disposición de la fabricación. La primera posición es desplazada de un borde original correspondiente en la disposición original de la fabricación por una distancia igual a un diagonal inicial. El modelo también se ejecuta para producir una segunda salida basada en una segunda posición para el segmento. La segunda posición es desplazada del borde original correspondiente por una distancia igual a un segundo diagonal. Un diagonal óptimo para el segmento se determina basó en la salida inicial y la segunda salida. El segmento se desplaza en la disposición de la fabricación del borde correspondiente basado en el diagonal óptimo.

 
Web www.patentalert.com

< Configuration for enhanced entertainment system control

< Identification of redundancies and omissions among components of a web based architecture

> Methods and circuitry for built-in self-testing of content addressable memories

> Design method of a logic circuit

~ 00095