Methods for built-in self-test (BIST) testing and circuitry for testing a
content addressable memory (CAM) core are provided. In one example, the
BIST circuit includes a search port for enabling searches of the CAM core
and a maintenance port for enabling addressing of locations of the CAM
core. The maintenance port includes writing logic for writing to locations
of the CAM core. The BIST circuit also includes a BIST controller for
coordinating BIST testing of the CAM core. The BIST controller is capable
of performing a BIST search on the CAM core on every cycle through the
search port and performing a BIST write at selected times to the CAM core.
Thus, the BIST write is capable of being performed in a same cycle as the
BIST search permitting at-speed BIST. The BIST controller, performs BIST
testing in a manner that limits the number of rows in the CAM that match
at any given cycle, thus allowing a low-power BIST operation. The BIST
controller can also be configured to coordinate simultaneous BIST testing
of two or more CAM cores.
Des méthodes pour art de l'auto-portrait-test intégré (BIST) déterminer et circuits examiner un noyau de mémoire d'adressage par le contenu (CAME) sont fournies. Dans un exemple, le circuit de BIST inclut un port de recherche pour permettre des recherches du noyau de CAME et un port d'entretien pour permettre l'adressage des endroits du noyau de CAME. Le port d'entretien inclut la logique d'écriture pour écrire aux endroits du noyau de CAME. Le circuit de BIST inclut également un contrôleur de BIST pour coordonner l'essai de BIST du noyau de CAME. Le contrôleur de BIST est capable d'exécuter une recherche de BIST sur le noyau de CAME sur chaque cycle par le port de recherche et en exécutant un BIST écrivez aux heures choisies au noyau de CAME. Ainsi, les BIST écrivent sont capables de l'exécution dans un même cycle comme la à-vitesse laissante BIST de recherche de BIST. Le contrôleur de BIST, exécute BIST examinant en quelque sorte que des limites le nombre de rangées dans la CAME qui s'assortissent à n'importe quel cycle donné, de ce fait permettant une opération de basse puissance de BIST. Le contrôleur de BIST peut également être configuré pour coordonner l'essai simultané de BIST de deux noyaux ou plus de CAME.
