An arbiter system comprises a plurality of hardware resources, a common resource, and an arbiter. The plurality of hardware resources are divided into groups of hardware resources and are coupled to the common resource and the arbiter. The arbiter controls which of the plurality of hardware resources has priority to access to the common resource. The arbiter includes a group shifting arbiter which shifts priority among the groups of hardware resources and a level shifting arbiter which separately shifts priority among the hardware resources within each of the groups. An error checking value generator system comprises a general purpose DMA controller and an arithmetic circuit. The arithmetic circuit is coupled to receive data from the general purpose DMA controller. The arithmetic circuit generates an error checking value based on the data received from the general purpose DMA controller and based on a polynomial equation. The arithmetic circuit is capable of being programmed with a plurality of different polynomial equations usable to generate error checking values of different types.

Система арбитра состоит из множественности ресурсов оборудования, общего ресурса, и арбитра. Множественность ресурсов оборудования разделена в группы в составе ресурсы оборудования и соединена к общему ресурсу и арбитру. Управления арбитра из множественность ресурсов оборудования имеет приоритет, котор нужно достигнуть к общему ресурсу. Арбитр вклюает арбитра группы перенося переносит приоритет среди групп в составе ресурсы оборудования и ровный перенося арбитр отдельно переносит приоритет среди ресурсов оборудования в пределах каждой из групп. Система генератора значения проверки погрешностей состоит из регулятора dma general purpose и арифметической цепи. Арифметическая цепь соединена для того чтобы получить данные от регулятора dma general purpose. Арифметическая цепь производит значение проверки погрешностей основанное на данных полученных от регулятора dma general purpose и основанных на многочленном уровнении. Арифметическая цепь способна быть запрограммированным с множественностью по-разному многочленных уровнений годных к употреблению для того чтобы произвести значения проверки погрешностей по-разному типов.

 
Web www.patentalert.com

< Programmable logic controller method, system and apparatus

< Method and apparatus for measuring properties of paper web

> Method for automatically generating checkers for finding functional defects in a description of a circuit

> Multiple connection architecture for communication with a computer numerical control resident in a workstation and other networked computer numerical controls

~ 00095