A semiconductor integrated circuit device includes macros and area I/Os. The macros are arranged in optional locations of a first empty area of a gate area in a center portion of a chip, respectively. Each of the area I/Os contains a plurality of area I/O buffers, and is arranged in an optional location of a second empty area of a total area of the gate area and a buffer area in a circumferential portion of the chip. A first macro of the macros is connected with a specific one of the area I/Os. Here, the specific area I/O may be related to the first macro and be arranged in relation to a location for the first macro to be arranged.

Un dispositif de circuit intégré de semi-conducteur inclut les macros et le secteur I/Os. Les macros sont arrangés dans des endroits facultatifs d'un premier secteur vide d'un secteur de porte dans une partie centrale d'un morceau, respectivement. Chacun du secteur I/Os contient une pluralité d'amortisseurs du secteur I/O, et est arrangé dans un endroit facultatif d'un deuxième secteur vide d'une surface totale du secteur de porte et d'une zone-tampon dans une partie circulaire du morceau. Un premier macro des macros est relié à spécifiques du secteur I/Os. Ici, le secteur spécifique I/O peut être lié au premier macro et être arrangé par rapport à un endroit pour que le premier macro soit arrangé.