An inventive device for simultaneous testing of a plurality of integrated circuits is described. Each integrated circuit of the plurality of integrated circuits includes a test mode, wherein a test sequence is executed in the integrated circuits, as well as a pin for outputting test data produced in the test mode. The device includes a plurality of test interfaces adapted to be connected with the pin of the plurality of integrated circuits, for receiving the test data of the plurality of integrated circuits, an interface adapted to be connected to a synchronization interface of an integrated reference circuit, wherein a test sequence is executed which is identical with the test sequence of the plurality of integrated circuits, for receiving a synchronization signal which is synchronous with the test sequence, and synchronization means for synchronizing the simultaneous testing on the basis of the synchronization signal of the integrated reference circuit.

Μια εφευρετική συσκευή για την ταυτόχρονη δοκιμή μιας πολλαπλότητας των ολοκληρωμένων κυκλωμάτων περιγράφεται. Κάθε ολοκληρωμένο κύκλωμα της πολλαπλότητας των ολοκληρωμένων κυκλωμάτων περιλαμβάνει έναν τρόπο δοκιμής, όπου μια ακολουθία δοκιμής εκτελείται στα ολοκληρωμένα κυκλώματα, καθώς επίσης και μια καρφίτσα για τα στοιχεία δοκιμής που παράγονται στον τρόπο δοκιμής. Η συσκευή περιλαμβάνει μια πολλαπλότητα των διεπαφών δοκιμής που προσαρμόζονται για να συνδεθούν με την καρφίτσα της πολλαπλότητας των ολοκληρωμένων κυκλωμάτων, για τη λήψη των στοιχείων δοκιμής της πολλαπλότητας των ολοκληρωμένων κυκλωμάτων, μια διεπαφή που προσαρμόζεται για να συνδεθεί με μια διεπαφή συγχρονισμού ενός ολοκληρωμένου κυκλώματος αναφοράς, όπου μια ακολουθία δοκιμής εκτελείται που είναι ίδια με την ακολουθία δοκιμής της πολλαπλότητας των ολοκληρωμένων κυκλωμάτων, για τη λήψη ενός σήματος συγχρονισμού που είναι σύγχρονο με την ακολουθία δοκιμής, και τα μέσα συγχρονισμού για την ταυτόχρονη δοκιμή βάσει του σήματος συγχρονισμού του ολοκληρωμένου κυκλώματος αναφοράς.

 
Web www.patentalert.com

< Device authentication system

< Utilization-based power management of a clocked device

> Viterbi decoding device and method for processing multi-data input into multi-data output

> Semiconductor integrated circuit device and layout method of patterns for semiconductor integrated circuit device

~ 00095