A cache control device comprises a command control section 43 for receiving a cache deterioration report and generating a cache flush mode initiation signal which performs degeneration of the cache 44, a software interrupt section 52 for interrupting the supply of commands from software in response to the cache flush mode initiation signal, a command generating section 53a for generating fetch requests in which cache data flushing occurs to the cache in response to the cache flush mode initiation signal, an address generating section 54 for generating addresses for flushing the cache data in response to the cache flush mode initiation signal, and a request counter 58 for specifying ways at which flushing of the cache will be performed, whereby degeneration is possible where different CPUs are mounted in the system, or where a CMP micro architecture is employed, without the necessity of changing the system hardware or OS, or making additions to the computer architecture.

Een apparaat van de geheim voorgeheugencontrole bestaat uit een sectie van de bevelcontrole 43 voor het ontvangen van een rapport van de geheim voorgeheugenverslechtering en producerend een de initiatiesignaal van de geheim voorgeheugen gelijk wijze dat degeneratie van geheim voorgeheugen 44 uitvoert, onderbreekt een software sectie 52 voor het onderbreken van de levering van bevelen van software in antwoord op het de initiatiesignaal van de geheim voorgeheugen gelijke wijze, een bevel dat sectie 53a voor het produceren van haalverzoeken produceert waarin geheim voorgeheugengegevens het spoelen aan het geheime voorgeheugen in antwoord op het de initiatiesignaal van de geheim voorgeheugen gelijke wijze voorkomt, een adres sectie 54 voor het produceren van adressen voor het spoelen van de geheim voorgeheugengegevens produceren in antwoord op het de initiatiesignaal van de geheim voorgeheugen gelijke wijze, en een verzoekteller 58 die voor het specificeren van manieren waarbij het spoelen van het geheime voorgeheugen zal ration report and generating a cache flush mode initiation signal which performs degeneration of the cache 44, a software interrupt section 52 for interrupting the supply of commands from software in response to the cache flush mode initiation signal, a command generating section 53a for generating fetch requests in which cache data flushing occurs to the cache in response to the cache flush mode initiation signal, an address generating section 54 for generating addresses for flushing the cache data in response to the cache flush mode initiation signal, and a request counter 58 for specifying ways at which flushing of the cache will be performed, whereby de degeneratie is mogelijk waar verschillende CPUs in het systeem worden opgezet, of waar een micro- CMP architectuur aangewend is, zonder de noodzaak om de systeemhardware of OS te veranderen, of toevoegingen te maken aan de computerarchitectuur.