A cache memory device comprises a secondary tag RAM that partially constitutes a secondary cache memory and employs a set associative scheme having a plurality of ways, and a secondary cache access controller that, when the number of ways in the secondary tag RAM is changed, allocates tags to respective entries so that the total number of entries constituting the secondary tag RAM and the total number of entries after the number of ways is changed are constant.

Un dispositif d'antémémoire comporte une RAM secondaire d'étiquette qui constitue partiellement une antémémoire secondaire et utilise un arrangement associatif d'ensemble ayant une pluralité de manières, et un contrôleur secondaire d'accès de cachette qui, quand le nombre de manières dans la RAM secondaire d'étiquette est changé, assigne des étiquettes aux entrées respectives de sorte que tout le nombre d'entrées constituant la RAM secondaire d'étiquette et tout le nombre d'entrées après le nombre de manières soit changé sont constant.