An information processing system having an original clock oscillator for delivering at least one original clock signal K defined as a first clock signal and a plurality of information processing units supplied with the original clock signal K, wherein each information processing unit comprises clock generating means for generating at least one second clock signal K.sub.1 which is phase-locked with the original clock signal K and which has a predetermined duty cycle and a logic device whose operation timing is controlled by the second clock signal K.sub.1, And the operation timing of an interface provided between at least one pair oflogic devices is synchronously controlled by the clock signal K.sub.1.

Un sistema de la tratamiento de la información que tiene un oscilador original del reloj para entregar por lo menos una señal original K del reloj definida como una primera señal del reloj y pluralidad de unidades de la tratamiento de la información provistas de la señal original K del reloj, en donde cada unidad de la tratamiento de la información abarca el reloj que genera los medios para generar por lo menos una segundo señal K.sub.1 del reloj que sea fase-bloqueada con la señal original K del reloj y que tiene un ciclo de deber predeterminado y un dispositivo de lógica que sincronización de la operación sea controlada por la segunda señal K.sub.1 del reloj, y la sincronización de la operación de un interfaz proporcionado entre por lo menos los dispositivos oflogic de un par es controlado síncrono por la señal K.sub.1 del reloj.

 
Web www.patentalert.com

< Method and apparatus for detecting a data receiving error

< Insertion of scan hardware

> Internal memory in application specific integrated circuit device and method for testing internal memory

> Integrated circuit with multiple processing cores

~ 00095