A computer system has a plurality of processor nodes and a plurality of input/output nodes. Each processor node includes a multiplicity of processor cores, an interface to a local memory system and a protocol engine implementing a predefined cache coherence protocol. Each processor core has an associated memory cache for caching memory lines of information. Each input/output node includes no processor cores, an input/output interface for interfacing to an input/output bus or input/output device, a memory cache for caching memory lines of information and an interface to a local memory subsystem. The local memory subsystem of each processor node and input/output node stores a multiplicity of memory lines of information. The protocol engine of each processor node and input/output node implements the same predefined cache coherence protocol.

Een computersysteem heeft een meerderheid van bewerkerknopen en een meerderheid van input/output knopen. Elke bewerkerknoop omvat een multipliciteit van bewerkerkernen, een interface aan een lokaal geheugensysteem en een protocolmotor uitvoerend een vooraf bepaald protocol van de geheim voorgeheugencoherentie. Elke bewerkerkern heeft een bijbehorend geheugengeheim voorgeheugen voor caching van geheugenlijnen van informatie. Elke input/outputknoop omvat geen bewerkerkernen, een input/een outputinterface voor omzetting aan een input/outputbus of input/uitvoersysteem, een geheugengeheim voorgeheugen voor caching van geheugenlijnen van informatie en een interface aan een lokaal geheugensubsysteem. Het lokale geheugensubsysteem van elke bewerkerknoop en input/outputknoop slaat een multipliciteit van geheugenlijnen van op informatie. De protocolmotor van elke bewerkerknoop en input/outputknoop voert het zelfde vooraf bepaalde protocol van de geheim voorgeheugencoherentie uit.