A system and method for producing a fused instruction is described. In one embodiment, a first instruction and a second instruction that are both simple instructions (e.g., perform only one operation) and are dependent are fused together to create the fused instruction. The fused instruction has an opcode that represents the operation performed by the first instruction and the operation performed by the second instruction. The fused instruction has three source operands and one destination operand. Two of the three source operands are the two source operands of the first instruction, and the third source operand is the source operand of the second instruction that is not the destination operand of the first instruction. The destination operand of the fused instruction is the destination operand of the second instruction. An execution unit that can execute a fused instruction in one clock cycle is also disclosed. In one embodiment, the execution unit has two arithmetic logic units ("ALUs"), each of the ALUs performs one of the two operations of the fused instruction. The result of the first ALU is input into the second ALU to produce the desired result.

Описаны система и метод для производить сплавленную инструкцию. В одном воплощении, первой инструкцией и второй инструкцией которая будут обе просто инструкции (например, выполните только одну деятельность) и зависят сплавлены совместно для того чтобы создать сплавленную инструкцию. Сплавленная инструкция имеет opcode представляет деятельность выполненную первой инструкцией и деятельность выполненную второй инструкцией. Сплавленная инструкция имеет 3 операнда источника и один операнд назначения. 2 из 3 операндов источника будут 2 операндами источника первой инструкции, и третьим операндом источника будет операнд источника второй инструкцией которая не будет операнд назначения первой инструкции. Операндом назначения сплавленной инструкции будет операнд назначения второй инструкции. Блок исполнения может исполнить сплавленную инструкцию в один такта также показан. В одном воплощении, блок исполнения имеет 2 арифметических блока логики ("ALUs"), каждое из ALUs выполняет одну из 2 деятельностей сплавленной инструкции. Результат первого ALU input в второе ALU для того чтобы дать заданный.

 
Web www.patentalert.com

< Method for forming a relative placement of components of an integrated circuit using a structural similarity group

< Method and apparatus for mixed-mode optical proximity correction

> Path speculating instruction scheduler

> Multimedia presentation latency minimization

~ 00095