A method divides a layout area of an electronic part into sections, designs patterns according to circuit data of de electronic part, and draws the patterns in the layout area section by section so that the patterns in the sections may collectively form the electronic part. The method detects, among the patterns, any violation pattern that may cause a characteristic failure in the electronic part due to a section-to section connection error. Such violation pattern has a size L smaller than a threshold "k*La" where La is a section-to-section connection allowance and k is a coefficient. Also provided is an apparatus for executing the method.

Un método divide un área de la disposición de un componente electrónico en secciones, diseña patrones según datos del circuito del componente electrónico del de, y dibuja los patrones en la sección del área de la disposición por la sección de modo que los patrones en las secciones puedan formar colectivamente el componente electrónico. El método detecta, entre los patrones, cualquier patrón de la violación que pueda causar una falta característica en el componente electrónico debido a a seccio'n- a error de la conexión de la sección. Tal patrón de la violación tiene un tamaño L más pequeño que un umbral "k*La" donde está un permiso el la de la conexión de la seccio'n-a-seccio'n y k es un coeficiente. También se proporciona un aparato para ejecutar el método.

 
Web www.patentalert.com

< Method and apparatus for mixed-mode optical proximity correction

< Method of constructing an integrated circuit comprising an embedded macro

> Method and apparatus for detecting equivalent and anti-equivalent pins

> Semiconductor device having dummy pattern

~ 00096