The present invention reduces the area on a die required for rows and columns of redundant memory cells by sharing compare circuitry with banks of redundant memory cells based on division of the primary memory array into two or more "planes." Pass gates or multiplexers coupled between at least two banks of fuses and one compare circuit selectively couple the appropriate fuse bank to the compare circuit. Preferably, a bit in the address (e.g., address bit RA9 in a row address word having address bits A0-RA9) is received by and controls the multiplexer to select between the two banks of fuses. Additionally, the planes span blocks of memory in the memory array, where each block is divided by shared sense amplifiers. As a result, while eight lines are coupled to 16 rows or columns, only eight rows or columns will be active at any one time because isolation gates will enable only eight of the 16 rows or columns within two planes of memory. As a result, the present invention saves on the number of lines required to intercouple the compare circuits to the redundant rows/columns.

La présente invention réduit le secteur sur une matrice exigée pour des rangées et les colonnes des cellules de mémoire superflues par le partage comparent des circuits aux banques des cellules de mémoire superflues basées sur la division de la rangée de mémoire centrale dans deux "avions ou plus." Les portes ou les multiplexeurs de passage couplés entre au moins deux banques des fusibles et une comparent le circuit couplent sélectivement la banque appropriée de fusible au circuit de comparer. De préférence, un peu dans l'adresse (par exemple, peu RA9 d'adresse dans un mot d'adresse de rangée ayant peu A0-RA9 d'adresse) est reçu près et commande le multiplexeur pour choisir entre les deux banques des fusibles. En plus, les blocs d'envergure d'avions de mémoire dans la rangée de mémoire, où chaque bloc est divisé par les amplificateurs partagés de sens. En conséquence, alors que huit lignes sont couplées à 16 rangées ou colonnes, seulement huit rangées ou colonnes seront en activité n'importe quand parce que les portes d'isolement permettront seulement huit des 16 rangées ou colonnes à moins de deux plans de mémoire. En conséquence, la présente invention économise sur le nombre de lignes exigées à l'intercouple que le comparer circuite au rows/columns superflu.