Improved systems and methods of phase detecting are described. In one
aspect, a phase detector includes a latch having an input stage and an
output stage. The input stage couples to the output stage through a
dynamic storage node and includes a discharge circuit. The discharge
circuit has a first input and a second input and defines a discharge path
for discharging the dynamic storage node that is substantially symmetric
with respect to the first and second inputs. In another aspect, the
dynamic storage node is discharged with a characteristic discharge time in
response to a transition of the first input from a low logic level to a
high logic level when the second input is at a high logic level. The
dynamic storage node also is discharged with substantially the same
characteristic discharge time in response to a transition of the second
input from a low logic level to a high logic level when the first input is
at a high logic level.
Os sistemas e os métodos melhorados de detectar da fase são descritos. Em um aspecto, um detetor da fase inclui uma trava que tem um estágio da entrada e um estágio da saída. Os pares do estágio da entrada ao estágio da saída com um nó dinâmico do armazenamento e incluem um circuito da descarga. O circuito da descarga tem uma primeira entrada e uma segunda entrada e define um trajeto da descarga para descarregar o nó dinâmico do armazenamento que é substancialmente symmetric com respeito às primeiras e segundas entradas. Em um outro aspecto, o nó dinâmico do armazenamento está descarregado com uma estadia de descarga característica em resposta a uma transição da primeira entrada de um nível baixo da lógica a um nível elevado da lógica quando a segunda entrada está em um nível elevado da lógica. O nó dinâmico do armazenamento está descarregado também com substancialmente o mesmo tempo de descarga característico em resposta a uma transição da segunda entrada de um nível baixo da lógica a um nível elevado da lógica quando a primeira entrada está em um nível elevado da lógica.
