An architecture and method for flexible preamble processing is disclosed
herein. The preamble processing engine detects a code sequence in input,
where the code sequence is a sum of a first code sequence and a second
code sequence The preamble processing engine includes a data input line, a
code input line, a despreader, and a plurality of memory registers. The
code input selectively receives the first code sequence or the second code
sequence, the first code sequence having a period longer than a period for
the second code sequence. The despreader is coupled to the data input line
and the code input line. The despreader producing a despread result
between the first code sequence and the input data. Lastly, the plurality
of memory registers, which are coupled to the despreader, each stores only
a portion of the despread results.
Eine Architektur und eine Methode für die flexible Präambelverarbeitung wird hierin freigegeben. Die Präambel, die Maschine verarbeitet, ermittelt eine Codereihenfolge im Eingang, in dem die Codereihenfolge eine Summe einer ersten Codereihenfolge ist und eine zweite Codereihenfolge die Präambel, die Maschine verarbeitet, eine Dateneingabelinie, eine Codeeingang Linie, ein despreader einschließt und eine Mehrzahl des Gedächtnisses registriert. Der Code, der selektiv eingegeben wird, empfängt die erste Codereihenfolge oder die zweite Codereihenfolge, die erste Codereihenfolge, die eine Periode länger als eine Periode für die zweite Codereihenfolge hat. Das despreader wird zur Dateneingabelinie und zur Codeeingang Linie verbunden. Das despreader, ein despread Resultat zwischen der ersten Codereihenfolge und den Eingang Daten produzierend. Zuletzt registriert die Mehrzahl des Gedächtnisses, die zum despreader verbunden werden, jede speichert nur einen Teil der despread Resultate.
