A method is provided for analyzing a test vector for use in measuring
static current consumed by an integrated circuit that has an embedded
memory device. According to the method, a potential test vector is applied
to a functional model of the integrated circuit. The logic states of
various nodes in the integrated circuit are detected in response to the
potential test vector. At least some of the nodes correspond to the input
address bits of the memory device, where the memory device has a valid
address range on the input address bits. An output is produced for the
potential test vector based on whether these logic states correspond to an
address within the valid address range.
Een methode wordt voor het analyseren van een testvector voor gebruik in het meten van statische stroom verstrekt die door een geïntegreerde schakeling wordt verbruikt die een ingebed geheugenapparaat heeft. Volgens de methode, wordt een potentiële testvector toegepast op een functioneel model van de geïntegreerde schakeling. De logicastaten van diverse knopen in de geïntegreerde schakeling worden ontdekt in antwoord op de potentiële testvector. Minstens beantwoorden enkele knopen aan de beetjes van het inputadres van het geheugenapparaat, waar het geheugenapparaat een geldige adreswaaier op de beetjes van het inputadres heeft. Een output wordt voor de potentiële testvector veroorzaakt wordt gebaseerd die op of deze logicastaten aan een adres binnen de geldige adreswaaier beantwoorden.
