Cache configured to read evicted cache block responsive to transmitting block's address on interface

   
   

A cache is configured to select a cache block for eviction in response to detecting a cache miss. The cache transmits the address of the cache block as a write transaction on an interface to the cache, and the cache captures the address from the interface and reads the cache block from the cache memory in response to the address. The read may occur similar to other reads in the cache, detecting a hit in the cache (in the cache storage location from which the cache block is being evicted). The write transaction is initiated before the corresponding data is available for transfer, and the use of the bus bandwidth to initiate the transaction provides an open access time into the cache for reading the evicted cache block.

Une cachette est configurée pour choisir un bloc de cachette pour l'expulsion en réponse à détecter une absence dans l'antémémoire. La cachette transmet l'adresse du bloc de cachette comme transaction d'inscription sur une interface à la cachette, et la cachette capture l'adresse de l'interface et lit le bloc de cachette de l'antémémoire en réponse à l'adresse. Lu peut se produire semblable à autre lit dedans la cachette, détectant un coup dans la cachette (dans l'endroit de stockage de cachette duquel le bloc de cachette est expulsé). La transaction d'inscription est lancée avant que les données correspondantes soient disponibles pour le transfert, et l'utilisation de la largeur de bande d'autobus à l'initié la transaction fournit un temps d'accès ouvert dans la cachette pour lire le bloc expulsé de cachette.

 
Web www.patentalert.com

< Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect

< Computer system employing multiple board sets and coherence schemes

> Method and apparatus for synchronizing data stores with respect to changes in folders

> Remote computer system monitoring and diagnostic board

~ 00102