Embedding a logic analyzer in a programmable logic device allows signals to
be captured both before and after a trigger condition (breakpoint). A
logic analyzer embedded within a PLD captures and stores logic signals. It
unloads these signals for viewing on a computer. Using an electronic
design automation (EDA) software tool running on a computer system, an
engineer specifies signals of the PLD to be monitored, a breakpoint, total
number of samples to be stored, number of samples to be captured after the
breakpoint occurs, and a system clock signal. The EDA tool automatically
inserts the logic analyzer into the electronic design of the PLD which is
compiled and downloaded to configure the PLD. Using an interface connected
between the PLD and the computer, the EDA tool commands the embedded logic
analyzer to run. Signals are stored continuously while running in a ring
buffer RAM memory. Once the breakpoint occurs, more samples are captured
if desired, in addition to those signals captured before breakpoint. The
EDA tool directs the logic analyzer to unload the data from its capture
buffer for display on a computer. The breakpoint and sample number can be
changed without recompiling. A JTAG port controls the logic analyzer.
Inputs and outputs of the logic analyzer are routed to unbonded
JTAG-enabled I/O cells. Alternatively, a user-implemented test data
register provides a JTAG-like chain of logic elements through which
control and output information is shifted. Stimulus cells provide control
information to the logic analyzer, and sense cells retrieve data from the
logic analyzer.
Incastonando un analizzatore di logica in un dispositivo di logica programmabile permette i segnali essere entrambi bloccati prima e dopo uno stato di innesco (scaglione di fatturazione). Un analizzatore di logica incastonato all'interno di un PLD blocca ed immagazzina i segnali di logica. Scarica questi segnali per l'esame su un calcolatore. Per mezzo di un attrezzo elettronico del software di automazione di disegno (EDA) che funziona su un sistema di elaborazione, un assistente tecnico specifica i segnali del PLD essere controllato, uno scaglione di fatturazione, un numero totale di campioni da immagazzinare, un numero di campioni da bloccare dopo che lo scaglione di fatturazione accada e un segnale dell'orologio del sistema. L'attrezzo di EDA inserisce automaticamente l'analizzatore di logica nel disegno elettronico del PLD che è compilato e trasferito per configurare il PLD. Usando un'interfaccia ha collegato fra il PLD ed il calcolatore, l'attrezzo di EDA comanda l'analizzatore incastonato di logica per funzionare. I segnali sono immagazzinati continuamente mentre funzionano in una memoria di RAM dell'amplificatore dell'anello. Una volta che lo scaglione di fatturazione accade, più campioni sono bloccati se voluti, oltre che quei segnali bloccati prima dello scaglione di fatturazione. L'attrezzo di EDA dirige l'analizzatore di logica per scaricare i dati dal relativo amplificatore di bloccaggio per esposizione su un calcolatore. Lo scaglione di fatturazione ed il numero del campione possono essere cambiati senza recompiling. Comandi port Di JTAG l'analizzatore di logica. Gli input e le uscite dell'analizzatore di logica sono diretti a unbonded le cellule JTAG-permesse di I/O. Alternativamente, un registro utente-effettuato di dati di prova fornisce la a JTAG-come la catena degli elementi di logica attraverso cui le informazioni dell'uscita e di controllo sono spostate. Le cellule dello stimolo forniscono le informazioni di controllo all'analizzatore di logica e le cellule di senso richiamano i dati dall'analizzatore di logica.
