A method of forming a multi-layered semiconductor structure having an
alignment feature for aligning a lithography mask and that may be used in
connection with a SCALPEL tool. The present invention is particularly
well-suited for sub-micron CMOS technology devices and circuits, but is
not limited thereto. The present invention advantageously permits use of
an electron beam source for both alignment and exposure of a lithography
mask on a semiconductor wafer. The present invention also advantageously
enables the formation of an alignment feature early (i.e., zero-level) in
the semiconductor device fabrication process.
Um método de dar forma a uma estrutura multi-layered do semicondutor que tem uma característica do alinhamento para alinhar uma máscara e aquela do lithography pode ser usado em relação a uma ferramenta de SCALPEL. A invenção atual é particularmente well-suited para dispositivos e circuitos submicrónicos da tecnologia do CMOS, mas não é limitada a isso. Da invenção o uso atual das licenças vantajosamente de uma fonte do feixe de elétron para o alinhamento e a exposição de uma máscara do lithography em um wafer de semicondutor. A invenção atual também permite vantajosamente a formação de uma característica do alinhamento cedo (isto é, zero-level) no processo da fabricação do dispositivo de semicondutor.
