Semiconductor integrated circuit device having a test path

   
   

The invention provides a semiconductor integrated circuit device that includes a combination circuit incorporated in a chip, plural input pads and output pads, and a shift register made up with plural SFFs in which the input pins and output pins of the consecutive SFFs are connected, respectively, to the input pads and the output pads directly or via the combination circuit. In this configuration, the output pads and the input pads are connected to each other inside the chip to thereby form a test path.

De uitvinding voorziet een halfgeleiderapparaat van geïntegreerde schakelingen dat een opgenomen combinatiekring in een spaander, de stootkussens van de meervoudsinput en outputstootkussens omvatten, en een omhoog gemaakt verschuivingsregister van meervoud SFFs waarin de inputspelden en de outputspelden van opeenvolgende SFFs, respectievelijk, aan de inputstootkussens en de outputstootkussens direct of via de combinatiekring worden verbonden. In deze configuratie, worden de outputstootkussens en de inputstootkussens verbonden met elkaar binnen de spaander aan daardoor vorm een testweg.

 
Web www.patentalert.com

< Liquid crystal display and method of manufacturing the same and method of driving the same

< Device for the articulated connection of two bodies

> Clean room for semiconductor device

> Information recording medium with SiO2-In2O3-SnO2-ZnS protective layer

~ 00108