Semiconductor memory improved for testing

   
   

A synchronous DRAM (SDRAM) or a fast cycle RAM (FCRAM) includes capacitors connected by switches to a signal wire. The switches are controlled to connect and disconnect the capacitors to the signal wire. In a test mode, the transmission time of a control signal is tested by connecting various combinations of the capacitors to the signal wire, and then measuring the signal timing. The signal timing of the memory device can be controlled by selecting which and how many of the capacitors are connected to the signal wire.

Una COPITA síncrona (SDRAM) o un ESPOLÓN rápido del ciclo (FCRAM) incluye los condensadores conectados por los interruptores con un alambre de señal. Los interruptores se controlan para conectar y para desconectar los condensadores al alambre de señal. En un modo de la prueba, la época de la transmisión de una señal de control es probada conectando las varias combinaciones de los condensadores con el alambre de señal, y después midiendo la sincronización de la señal. La sincronización de la señal del dispositivo de memoria puede ser controlada seleccionando que y cuántos de los condensadores están conectados con el alambre de señal.

 
Web www.patentalert.com

< Multimedia content navigation and playback

< Method and apparatus for automatic layout of circuit structures

> Integration type input circuit and method of testing it

> Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory

~ 00108