An improved cell design for series memory architecture is disclosed. The
improved cell design facilitates the formation of capacitors using a
single etch process instead of two, as conventionally required. In one
embodiment, each capacitor of a capacitor pair is provided with at least
one plug contacting a common diffusion region of two adjacent cell
transistors. In another embodiment, a large plug with sufficient overlap
to the bottom electrodes of pair of capacitors is used.
Une conception améliorée de cellules pour l'architecture de mémoire de série est révélée. La conception améliorée de cellules facilite la formation des condensateurs en utilisant un processus simple gravure à l'eau forte au lieu de deux, comme par convention exigé. Dans une incorporation, chaque condensateur d'une paire de condensateur est équipé au moins d'une prise entrant en contact avec une région commune de diffusion de deux transistors adjacents de cellules. Dans une autre incorporation, une grande prise avec le chevauchement suffisant aux électrodes de sole de la paire de condensateurs est utilisée.
