A integrated circuit (IC) chip with ESD robustness and the system and
method of wiring the IC chip. Minimum wire width and maximum resistance
constraints are applied to each of the chip's I/O ports. These constraints
are propagated to the design. Array pads are wired to I/O cells located on
the chip. Unused or floating pads may be tied to a power supply or ground
line, either directly or through an electrostatic discharge (ESD) protect
device. A multi-supply protect device (ESDxx) coupled between pairs of
supplies and ground or to return lines is also included. Thus, wiring is
such that wires and vias to ESD protect devices are wide enough to provide
adequate ESD protection. Robust ESD protection is afforded all chip pads.
The design may then be verified.
Ένα τσιπ ολοκληρωμένων κυκλωμάτων (IC) με την ευρωστία ESD και το σύστημα και η μέθοδος το ολοκληρωμένο κύκλωμα πελεκούν. Το ελάχιστο πλάτος καλωδίων και οι μέγιστοι περιορισμοί αντίστασης εφαρμόζονται σε κάθε ένας από τους I/O λιμένες του τσιπ. Αυτοί οι περιορισμοί διαδίδονται στο σχέδιο. Τα μαξιλάρια σειράς συνδέονται με καλώδιο στα I/O κύτταρα που βρίσκονται στο τσιπ. Τα αχρησιμοποίητα ή επιπλέοντα μαξιλάρια μπορούν να δεθούν σε μια γραμμή παροχής ή εδάφους ηλεκτρικού ρεύματος, είτε άμεσα είτε μέσω μιας ηλεκτροστατικής απαλλαγής (ESD) προστατεύστε τη συσκευή. Ένας πολυ-ανεφοδιασμός προστατεύει τη συσκευή (ESDxx) που συνδέεται μεταξύ των ζευγαριών των προμηθειών και του εδάφους ή στις επιστροφής γραμμές συμπεριλαμβάνεται επίσης. Κατά συνέπεια, η καλωδίωση είναι τέτοια που τα καλώδια και τα vias στο ESD προστατεύουν τις συσκευές είναι αρκετά ευρέως να παρέχουν την επαρκή προστασία ESD. Η γερή προστασία ESD διατίθεται όλα τα μαξιλάρια τσιπ. Το σχέδιο μπορεί έπειτα να ελεγχθεί.
