There is provided a display driver incorporating a RAM in which a plurality
of memory cells having a three-port configuration can be provided within
an interval of output electrodes thereof, and a display unit and an
electronic apparatus utilizing the same. The memory cells include a
flip-flop comprised of first and second inverters. A first node of the
flip-flop is connected to a CPU bit line and an RGB bit line through an
N-type MOS transistor. A P-type MOS transistor and an N-type MOS
transistor are connected to a second node of the flip-flop. The N-type MOS
transistor is connected to a ground potential level at the source terminal
thereof. A set signal for each pixel is supplied to the gate terminal of
only the flip-flop associated with the pixel to be written, and the set
signal sets the second node at the ground potential level.
Se proporciona un conductor de la exhibición que incorpora un ESPOLÓN en el cual una pluralidad de células de memoria que tienen una configuración del tres-puerto se pueda proporcionar dentro de un intervalo de los electrodos de la salida de eso, y una unidad de exhibición y un aparato electrónico que utilizan igual. Las células de memoria incluyen un flip-flop abarcado de primero y los segundos inversores. Un primer nodo del flip-flop está conectado con una línea del pedacito de la CPU y una línea del pedacito del RGB a través de un N-tipo transistor del MOS. Un P-tipo transistor del MOS y un N-tipo transistor del MOS están conectados con un segundo nodo del flip-flop. El N-tipo transistor del MOS está conectado con un llano potencial de tierra en el terminal de origen de eso. Una señal del sistema para cada pixel se provee al terminal de la puerta solamente del flip-flop asociado al pixel que se escribirá, y a los sistemas de la señal del sistema el segundo nodo en el llano potencial de tierra.
