A system and method is disclosed for debugging of a hardware board that
includes a processor with only a single level of interrupts that are
either all enabled or all disabled. The processor does not implement
nonmaskable interrupts. The processor on the board contains a machine
check exception (MCP) input line that permits implementation of a
nonmaskable pseudo-interrupt for debugging of the hardware board. The
nonmaskable pseudo-interrupt informs the processor of a debug request even
when all device interrupts in the interrupt processor are disabled. A
processor-to-bus bridge connected to the processor on the hardware board
contains a critical interrupt register. Test equipment connected to the
processor-to-bus bridge sets a bit in the critical interrupt register for
requesting the nonmaskable pseudo-interrupt, the processor-to-bus bridge
reading the bit in the critical interrupt register to determine whether a
nonmaskable pseudo interrupt debug request has occurred. The
processor-to-bus bridge asserts the MCP input line of the processor after
determining that the test equipment has requested the nonmaskable
pseudo-interrupt. The processor then executes handler software that
communicates with the test equipment to debug the hardware board.
Un sistema y un método se divulga para eliminar errores de un tablero del hardware que incluya un procesador con solamente un solo nivel de las interrupciones que o se permiten todo o todo lisiado. El procesador no pone interrupciones en ejecucio'n nonmaskable. El procesador en el tablero contiene una linea de entrada de la excepción del cheque de la máquina (MCP) que permita la puesta en práctica de un nonmaskable pseudo-interrumpa para eliminar errores del tablero del hardware. El nonmaskable pseudo-interrumpen informan al procesador una petición del eliminar errores incluso cuando todas las interrupciones del dispositivo en el procesador de la interrupción son lisiadas. Un puente del procesador-a-autobu's conectó con el procesador en el tablero del hardware contiene un registro crítico de la interrupción. El equipo de prueba conectó con los sistemas que un pedacito en el registro crítico de la interrupción para solicitar el nonmaskable pseudo-interrumpe, el puente del puente del procesador-a-autobu's del procesador-a-autobu's que leía el pedacito en el registro crítico de la interrupción para determinarse si ha ocurrido una pseudo interrupción nonmaskable elimina errores de la petición. El puente del procesador-a-autobu's afirma la linea de entrada del MCP del procesador después de determinar que el equipo de prueba ha solicitado el nonmaskable pseudo-interrumpe. El procesador entonces ejecuta el software del tratante que se comunica con el equipo de prueba para eliminar errores del tablero del hardware.
