The present transmission system disclosed herein efficiently communicates a
plurality of data operands through a common digital device in a
successive, self-timed manner. The transmission system is particularly
suited for implementation in connection with shifting operations in a
floating point (FP) fused multiply adder of a microprocessor. The
transmission system includes an encoder that encodes
mathematically-related first and second data operands from separate sets
of paths having a first encoding scheme onto a common set of logic paths
having a second encoding scheme. Further included is a device that
processes the data operands successively in time and in a self-timed
manner. The processed data operands are communicated to a decoder, which
decodes the first and second data operands and communicates the data
operands onto separate respective sets of paths having the first encoding
scheme.
Le système actuel de transmission révélé ci-dessus communique efficacement une pluralité d'opérandes de données par un dispositif numérique commun dans un successif, façon de art de l'auto-portrait-timed. Le système de transmission approprié en particulier à l'exécution en liaison avec des opérations de décalage dans une virgule flottante (point de gel) fondue multiplient l'additionneur d'un microprocesseur. Le système de transmission inclut un encodeur qui code les premiers et deuxièmes opérandes mathématique-connexes de données des ensembles séparés de chemins ayant un premier arrangement de codage sur un ensemble commun de chemins de logique ayant un deuxième arrangement de codage. Davantage d'inclus est un dispositif qui traite les opérandes de données successivement à temps et d'une façon de art de l'auto-portrait-timed. Les opérandes traités de données sont communiqués à un décodeur, qui décode les premiers et deuxièmes opérandes de données et communique les opérandes de données sur les ensembles respectifs séparés de chemins ayant le premier arrangement de codage.
