A system and method for automatic verification of a test plan for a
semiconductor device. The device is specified by a hardware description
language (HDL) model or a formal description language model derived from
the HDL model. A test plan tool and database are provided to capture test
item definitions and identifications and a monitor generator is provided
to generate monitors for detecting functional coverage during
verification. An evaluator is provided to compare verification-events with
test-plan items, to determine test item completeness and to update the
test plan database.
Ένα σύστημα και μια μέθοδος για την αυτόματη επαλήθευση ενός σχεδίου δοκιμής για μια συσκευή ημιαγωγών. Η συσκευή διευκρινίζεται ένα γλωσσικό (HDL) πρότυπο περιγραφής υλικού ή ένα επίσημο γλωσσικό πρότυπο περιγραφής που προέρχεται από από το πρότυπο HDL. Ένα εργαλείο και μια βάση δεδομένων σχεδίων δοκιμής παρέχονται για να συλλάβουν τους ορισμούς και τους προσδιορισμούς στοιχείων δοκιμής και μια γεννήτρια οργάνων ελέγχου παρέχεται για να παραγάγει τα όργανα ελέγχου για την ανίχνευση της λειτουργικής κάλυψης κατά τη διάρκεια της επαλήθευσης. Ένας εκτιμητής παρέχεται για να συγκρίνει τα επαλήθευση-γεγονότα με τα στοιχεία δοκιμή-σχεδίων, για να καθορίσει την πληρότητα στοιχείων δοκιμής και για να ενημερώσει τη βάση δεδομένων σχεδίων δοκιμής.
