A multi-bank memory array architecture utilizing topologically non-uniform
blocks of sub-arrays and input/output ("I/O") assignments in an integrated
circuit memory device. By using non-uniform blocks of multiple identical
sub-arrays, non-uniform assignments of blocks to banks and/or non-uniform
assignments of I/Os to blocks, it is possible to optimize the dimensions
of the chip and the placement of the I/Os with respect to the package
pads. In this manner, the granularity of the building blocks of sub-arrays
is improved while the flexibility in I/O assignment is also improved
leading to more efficient and flexible chip layouts.
Eine Multibank Gedächtnis-Reihe Architektur, die topologisch nichtgleichförmiqe Blöcke von verwendet, Vor-kleidet und Input/Output ("I/O") Anweisungen in einem Schaltunggrößtintegrierten Speicherbauelement. Indem das Verwenden der nichtgleichförmiqen Blöcke von mehrfachem identischem, Vor-kleidet, nichtgleichförmiqe Anweisungen der Blöcke zu den Bänken und/oder nichtgleichförmiqe Anweisungen von I/Os zu den Blöcken, ist es möglich, die Maße des Spanes und die Plazierung des I/Os mit Respekt zu den Paketauflagen zu optimieren. In dieser Weise Vor-kleidet das granularity der Bausteine von wird verbessert, während die Flexibilität in der I/O Anweisung auch verbessertes Führen zu die leistungsfähigeren und flexibleren Spanpläne ist.
