A non-volatile semiconductor memory device includes a memory cell array
having electrically erasable and programmable non-volatile memory cells, a
part of the memory cell array being defined as a initial set-up data
region for storing a plurality of initial set-up data that define memory
operation conditions, data latch circuits for holding the initial set-up
data read out from the initial set-up data region, a controller for
controlling data program and erase operations for the memory cell array,
and a clock generator for generating a clock signal that is used to define
an operation timing of the controller, wherein the controller is
configured to perform such an initial set-up operation that sequentially
reads out the plurality of initial set-up data stored in the initial
set-up data region and transfers them to the respective data latch
circuits on receipt of power-on or a command input, the initial set-up
operation being so performed as to read out a clock cycle adjustment data
within the plurality of initial set-up data stored in the initial set-up
data region in the beginning, thereby adjusting a clock cycle of the clock
signal output from the clock generator by use of the clock cycle
adjustment data, and then reads out the remaining initial set-up data by
use of the adjusted clock signal.
Un dispositif non-volatile de mémoire à semiconducteurs inclut une rangée de cellules de mémoire ayant électriquement des cellules de mémoire non-volatile effaçables et programmables, une partie de la rangée de cellules de mémoire étant définie comme région initiale de données d'installation pour stocker une pluralité de données initiales d'installation qui définissent les états d'opération de mémoire, circuits de verrou de données pour juger les données initiales d'installation données lecture de la région initiale de données d'installation, un contrôleur pour le programme de paramètres et effacent des opérations pour la rangée de cellules de mémoire, et un générateur à horloge pour produire d'un signal d'horloge qui est employé pour définir une synchronisation d'opération du contrôleur, où le contrôleur est configuré pour effectuer une si première opération d'installation qui donne lecture séquentiellement la pluralité des données initiales d'installation stockées dans la région initiale de données d'installation et les transfère aux circuits respectifs de verrou de données à la réception de puissance-sur ou à une entrée de commande, l'opération initiale d'installation étant ainsi effectuée quant à donné lecture des données d'ajustement de rhythme dans la pluralité de données initiales d'installation stockées dans la région initiale de données d'installation dans le commencement, ajustant de ce fait un rhythme du signal d'horloge produit du générateur à horloge au moyen des données d'ajustement de rhythme, et puis donne lecture les données initiales restantes d'installation au moyen du signal ajusté d'horloge.
