A system for simplifying the programmable memory-to-logic interface in
field programmable gate arrays (FPGAs) is provided. An interface may be
used to isolate the general purpose routing architecture for
intra-programmable logic blocks (PLBs) from the random access memory (RAM)
address lines, data lines, and control lines. The PLBs and the
input-output resources of the FPGA access the embedded memory (or RAM)
using dedicated direct interconnects. Certain of these direct
interconnects may originate from PLBs in the vicinity of the RAM. The
remainder run between the input-output (IO) pads/routing and the RAM
blocks. A bus routing architecture is also provided to combine the
memories to emulate larger RAM blocks. This bus routing provides
interconnection among RAM blocks and is isolated from the PLB routing
resources.
Un système pour simplifier l'interface programmable de mémoire-à-logique dans des rangées de porte programmables de champ (FPGAs) est fourni. Une interface peut être employée pour isoler l'architecture tout usage de cheminement pour les blocs intra-programmables de logique (PLBs) des lignes d'adresse de mémoire à accès sélective (RAM), des lignes de données, et des lignes de commande. Le PLBs et les ressources d'entrée-sortie du FPGA accèdent à la mémoire incluse (ou à la RAM) employant direct consacré relie ensemble. Un certain nombre de ces directs relie ensemble peut provenir de PLBs à proximité de la RAM. La course de reste entre l'entrée-sortie (E/S) pads/routing et les blocs de RAM. Une architecture de cheminement d'autobus est également fournie pour combiner les mémoires pour émuler de plus grands blocs de RAM. Ce cheminement d'autobus fournit l'interconnexion parmi des blocs de RAM et est isolé dans les ressources de cheminement de PLB.
