Dual metal gate process: metals and their silicides

   
   

Methods for forming dual-metal gate CMOS transistors are described. An NMOS and a PMOS active area of a semiconductor substrate are separated by isolation regions. A metal layer is deposited over a gate dielectric layer in each active area. Silicon ions are implanted into the metal layer in one active area to form an implanted metal layer which is silicided to form a metal silicide layer. Thereafter, the metal layer and the metal silicide layer are patterned to form a metal gate in one active area and a metal silicide gate in the other active area wherein the active area having the gate with the higher work function is the PMOS active area. Alternatively, both gates may be metal silicide gates wherein the silicon concentrations of the two gates differ. Alternatively, a dummy gate may be formed in each of the active areas and covered with a dielectric layer. The dielectric layer is planarized thereby exposing the dummy gates. The dummy gates are removed leaving gate openings to the semiconductor substrate. A metal layer is deposited over a gate dielectric layer within the gate openings to form metal gates. One or both of the gates are silicon implanted and silicided. The PMOS gate has the higher work function.

I metodi per formare i transistori di CMOS del cancello del doppio-metallo sono descritti. Un NMOS e una zona attiva di PMOS di un substrato a semiconduttore sono separati dalle regioni di isolamento. Uno strato del metallo è depositato sopra uno strato dielettrico del cancello in ogni zona attiva. Gli ioni del silicone sono impiantati nello strato del metallo in una zona attiva per formare uno strato impiantato del metallo che è silicided per formare uno strato del silicide del metallo. Da allora in poi, lo strato del metallo e lo strato del silicide del metallo sono modellati per formare un cancello del metallo in una zona attiva e un cancello del silicide del metallo nell'altra zona attiva in cui la zona attiva che ha il cancello con l'più alta funzione del lavoro è la zona attiva di PMOS. Alternativamente, entrambi i cancelli possono essere cancelli del silicide del metallo in cui le concentrazioni nel silicone dei due cancelli differiscono da. Alternativamente, un cancello fittizio può essere formato in ciascuna delle zone attive ed essere coperto di strato dielettrico. Lo strato dielettrico è planarized quindi esponendo i cancelli fittizi. I cancelli fittizi sono rimossi che lasciano le aperture del cancello al substrato a semiconduttore. Uno strato del metallo è depositato sopra uno strato dielettrico del cancello all'interno delle aperture del cancello per formare i cancelli del metallo. Uno o entrambi i cancelli è silicone impiantato e silicided. Il cancello di PMOS ha l'più alta funzione del lavoro.

 
Web www.patentalert.com

< SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection

< Integrated structure with microwave components

> Photodiode stacks for photovoltaic relays and the method of manufacturing the same

> Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method

~ 00116