Memory access debug facility

   
   

A computer system includes instruction fetch circuitry for dispatching fetched instructions to a pipelined execution unit, data memory access circuitry and emulator circuitry for use in debug operations, said emulator circuitry including error indicating circuitry to indicate an error in a data memory access operation, snoop circuitry for snooping memory access operation in said data memory access circuitry, synchronising means for synchronising snooped data memory access addresses with respective program counts for the instructions associated with said access addresses, memory mapped storage circuitry responsive to a data memory access error to indicate the data memory address associated with the error, whereby the emulator circuitry may use the data memory address in a subsequent operation to obtain from the synchronising means the specific program count associated with the memory access operation in which the error occurred.

Un système informatique inclut l'instruction cherchent des circuits pour expédier des instructions cherchées à une unité canalisée d'exécution, circuits d'accès mémoire de données et l'émulateur que les circuits pour l'usage corrigent dedans les opérations, lesdits circuits d'émulateur comprenant l'erreur indiquant des circuits pour indiquer une erreur dans une opération d'accès mémoire de données, circuits de snoop pour l'opération snooping d'accès mémoire dans lesdits circuits d'accès mémoire de données, synchronisant des moyens de synchroniser snooped des adresses d'accès mémoire de données avec des comptes respectifs de programme pour les instructions liées à lesdites adresses d'accès, les circuits de stockage tracés par mémoire sensibles à une erreur d'accès mémoire de données pour indiquer l'adresse de mémoire de données liée à l'erreur, par lequel les circuits d'émulateur puissent employer l'adresse de mémoire de données dans suivante une opération pour obtenir à partir des moyens de synchronisation le programme spécifique comptent associé à l'opération d'accès mémoire dans laquelle l'erreur s'est produite.

 
Web www.patentalert.com

< Distributed fault resilient shared memory

< Method and an apparatus for volume creation in the presence of multiple aggregators

> Signal transition and stable regions diagram for positioning a logic analyzer sample

> Critical dimension statistical process control in semiconductor fabrication

~ 00117