In the data read operation, a memory cell and a dummy memory cell are
respectively coupled to two bit lines of a selected bit line pair, and a
data read current is supplied thereto. In the selected memory cell column,
a read gate drives the respective voltages on a read data bus pair,
according to the respective voltages on the bit lines. A data read circuit
amplifies the voltage difference between the read data buses so as to
output read data. The use of the read gate enables the read data buses to
be disconnected from a data read current path. As a result, respective
voltage changes on the bit lines are rapidly produced, whereby the data
read speed can be increased.
Dans les données l'opération "lecture", une cellule de mémoire et une cellule de mémoire factice sont respectivement couplées à deux lignes de bit de paire de lignes choisi peu, et un courant lu par données est fourni là-dessus. Dans la colonne choisie de cellules de mémoire, une porte indiquée conduit les tensions respectives sur une paire de bus de données indiquées, selon les tensions respectives sur le peu raye. Un circuit indiqué par données amplifie la différence de tension entre les bus de données indiquées afin de produire des données indiquées. L'utilisation de la porte lue permet aux bus de données lues d'être démontés d'un chemin courant lu par données. En conséquence, des changements respectifs de tension sur les lignes de peu sont rapidement produits, par lequel la vitesse relevée par données puisse être augmentée.
