An MRAM memory integrated circuit is disclosed. Resistance, and hence logic
state, is determined by discharging a first charged capacitor through an
unknown cell resistive element to be sensed at a fixed voltage, and a pair
of reference capacitors. The rate at which the parallel combination of
capacitors discharge is between the discharge rate associated with a
binary `1` and `0` value, and thus offers a reference for comparison.
Een MRAM geheugengeïntegreerde schakeling wordt onthuld. De weerstand, en vandaar logicastaat, wordt bepaald door het lossen van een eerste geladen condensator door een onbekend cel weerstand biedend element om bij een vast voltage worden ontdekt, en een paar verwijzingscondensatoren. Het tarief waaraan de parallelle combinatie van condensatorenlossing tussen het lossingstarief is associëerde met een binaire 0` waarde ` 1` en `, en biedt zo een verwijzing voor vergelijking aan.
