The invention relates to a bus for a highly scalable multiprocessor system,
to a redundant bus system that utilizes this bus, and to a method for
transmitting information in this bus system. To guarantee an optimally
high throughput of individual accesses onto a shared memory, the bus 3
consists of an address bus 4 and a data bus 5, which are operated
logically independent of one another and which are functionally connected
only via a common identifier. In this way, the dynamic holding of the
address bus 4 and of the data bus 5 as well as the latencies are
minimized.
Вымысел относит к шине для высоки scalable системы мультипроцессора, к резервной системе шины которая использует эту шину, и к методу для передавать информацию в этой системе шины. Для того чтобы гарантировать оптимально высокий throughput индивидуального доступа на, котор делят память, шина 3 состоит шины адреса 4 и шины данных 5, которое эксплуатируемые логически независимо одного другое и функционально соединено только через общее обозначение. В этой дороге, уменьшито динамическое удерживание шины адреса 4 и шины данных 5 также,как латентности.
