An apparatus and method for automated use of phase abstraction for enhanced
verification of circuit designs is provided. With the apparatus and
method, latches are "colored," i.e. classified into different types, based
on information obtained from a clock tree of the circuit design. Clock
tree primitives contain sufficient information to taxonomize the clocks
into their respective phases and identify which latches are gated latches.
In coloring the latches, gated latches are replaced in the circuit design
with a free running clock, a multiplexor, and a sequence of L1 to Ln
latches to provide a feedback path via the data path. This allows the
gated latch to be phase abstracted without losing the "gated"
functionality of the gated latch in the resulting trace. Once the latches
are colored in this way, phase abstraction is performed on the colored
circuit design. The phase abstracted netlist is then subjected to
verification and a trace is produced. The coloring information of the
original circuit, plus information as to the exact nature of the phase
abstraction performed, is then used to transform the phase abstracted
trace to one which resembles a trace of the circuit without phase
abstraction.
Un matériel et une méthode pour l'usage automatisé de l'abstraction de phase pour la vérification augmentée des conceptions de circuit est fourni. Avec le matériel et la méthode, des verrous "sont colorés," c.-à-d. classifié dans différents types, basés sur l'information obtenue à partir d'un arbre d'horloge de la conception de circuit. Synchronisez les primitifs d'arbre contiennent l'information suffisante taxonomize les horloges dans leurs phases respectives et identifient quels verrous sont déclenchés se verrouille. En colorant les verrous, des verrous à déchenchements périodiques sont remplacés dans la conception de circuit avec une horloge courante libre, un multiplexeur, et un ordre de L1 aux verrous de Ln pour fournir un chemin de rétroaction par l'intermédiaire de la circulation de données. Ceci permet au verrou à déchenchements périodiques d'être phase soustraite sans perdre la fonctionnalité "à déchenchements périodiques" du verrou à déchenchements périodiques dans la trace résultante. Une fois que les verrous sont colorés de cette façon, l'abstraction de phase est exécutée sur la conception de circuit colorée. Le netlist soustrait par phase est alors soumis à la vérification et une trace est produite. L'information de coloration du circuit original, plus l'information quant à la nature exacte de l'abstraction de phase exécutée, est alors employée pour transformer la trace soustraite par phase à une qui ressemble à une trace du circuit sans abstraction de phase.
