A nonvolatile ferroelectric memory includes a top cell array block and a
bottom cell array block, each array block having sub cell array blocks,
each sub cell array block having a plurality of unit cells; a plurality of
main bitlines arranged in one direction in correspondence to a column unit
of the sub cell array blocks; a plurality of sub bitlines each connected
to one terminal of one of the plurality of unit cells arranged in a same
direction as the one direction of the main bitlines; a sense amplifier
block having sense amplifiers between the top cell array block and the
bottom cell array block, each sense amplifier for amplifying a signal from
the main bitline; sub bitline first switch signal application lines and
sub bitline second switch signal application lines for controlling
connection of the sub bitlines and the main bitlines, sub bitline pull up
signal application lines for controlling pull up of the sub bitlines by a
self boost operation, and sub bitline pull down signal application lines
for selective pull down of the sub bitlines, which are arranged
perpendicular to the sub bitlines in correspondence to the sub cell array
blocks; a first switch device in each sub cell array block in
correspondence to a column direction for operation under control of the
sub bitline first switch signal application line; a second switch device
in each sub cell array block in correspondence to a column direction for
selective transfer of a signal from the sub bitline pull up signal
application line to the sub bitline under the control of the sub line
second switch signal application line; and, a third switch device in each
sub cell array block in correspondence to a column direction for selective
pull down of the sub bitline under control of the sub bitline pull down
application line.
Una memoria ferroelectric permanente incluye un bloque superior y un bloque inferior del arsenal de célula, cada bloque del arsenal de célula del arsenal que tiene bloques secundarios del arsenal de célula, cada bloque secundario del arsenal de célula que tiene una pluralidad de células de la unidad; una pluralidad de bitlines principales arregló en una dirección en correspondencia a una unidad de la columna de los bloques secundarios del arsenal de célula; una pluralidad de bitlines secundarios cada uno conectada con un terminal de uno de la pluralidad de células de la unidad arregló en una misma dirección que la una dirección de los bitlines principales; un bloque del amplificador del sentido que tiene amplificadores del sentido entre el bloque superior y el bloque inferior del arsenal de célula, cada amplificador del arsenal de célula del sentido para amplificar una señal del bitline principal; las primeras líneas del uso de la señal del interruptor del bitline secundario y las segundas líneas del uso de la señal del interruptor del bitline secundario para la conexión que controla de los bitlines secundarios y de los bitlines principales, bitline secundario levantan las líneas del uso de la señal para controlar se levantan de los bitlines secundarios por una operación del alza del uno mismo, y el bitline secundario tira abajo de las líneas del uso de la señal para selectivo tira hacia abajo de los bitlines secundarios, que son perpendicular dispuesto a los bitlines secundarios en correspondencia a los bloques secundarios del arsenal de célula; un primer dispositivo del interruptor en cada bloque secundario del arsenal de célula en correspondencia a una dirección de la columna para la operación bajo control de la primera línea del uso de la señal del interruptor del bitline secundario; un segundo dispositivo del interruptor en cada bloque secundario del arsenal de célula en correspondencia a una dirección de la columna para la transferencia selectiva de una señal del bitline secundario levanta la línea del uso de la señal al bitline secundario bajo control de la línea secundaria segunda línea del uso de la señal del interruptor; y, un tercer dispositivo del interruptor en cada bloque secundario del arsenal de célula en correspondencia a una dirección de la columna para selectivo tira abajo del bitline secundario bajo control del bitline secundario tira hacia abajo la línea del uso.
