Low leakage and low resistance for memory and the manufacturing method for the plugs

   
   

Low leakage and low resistance plugs for a memory device and the manufacturing method for the plugs includes a doped polysilicon layer first deposited at contact nodes and bit-line contacts inside the memory to form a low leakage interface. A low contact resistance imbedded tungsten plug is subsequently deposited on the polysilicon layer to form a low contact resistance imbedded tungsten plug in concavities at the contact nodes and bit-line contacts. Excess material is etched to leave double layer plugs at the contact nodes and bit-line contacts that constitute low leakage and low contact resistance memory plugs.

Низкая утечка и низкое сопротивление затыкают для приспособления памяти и производственный прочесс для штепсельных вилок вклюает данный допинг слой polysilicon сперва депозированный на узлах контакта и бит-lini4 контактирует внутри памяти для того чтобы сформировать низкую поверхность стыка утечки. Низким штепсельная вилка вольфрама контакта врезанная сопротивлением затем депозирована на слое polysilicon для того чтобы сформировать низким вольфрам контакта врезанный сопротивлением затыкает внутри вогнутости на узлах контакта и контактах бит-linii. Сверхнормальный материал вытравлен для того чтобы оставить двойные штепсельные вилки слоя на узлы контакта и контакты бит-linii образовывают низкую утечку и низкие штепсельные вилки памяти сопротивления контакта.

 
Web www.patentalert.com

< Light emitting apparatus and method for manufacturing the same

< Semiconductor device fabricated on surface of silicon having 110 direction of crystal plane and its production method

> Control of MTJ tunnel area

> Dielectric layer liner for an integrated circuit structure

~ 00123