A digital phase detector with a master stage having imbalanced latching
devices with intentional input-referred offset for determining which one
of a pair of input signals is leading the other and a slave stage
connected to the master stage imbalanced latching devices and which slave
stage is transparent when ones of the master state imbalanced latching
devices are set to a logical one and which is latched and held when the
master state latching devices are reset and armed for the next phase
measurement.
Een digitale fasedetector met een hoofd stadium dat imbalanced het sluiten van apparaten met opzettelijke input-verwezen compensatie voor het bepalen heeft van welke één van een paar inputsignalen andere leidt en een slavenstadium dat met het hoofdstadium wordt verbonden het sluiten van apparaten imbalanced en welk slavenstadium transparant is toen degenen van de hoofdstaat het sluiten van apparaten worden geplaatst aan logische imbalanced en welke gesloten en gehouden is wanneer de hoofdstaat die apparaten sluit wordt teruggesteld en voor de volgende fasemeting bewapend.
