An IC layout design process and system involves placing an adjustable
capacitor cell having a plurality of sub-cells, each with a polysilicon
shape disposed over a corresponding active area shape. The polysilicon
shapes are electrically coupled to a first power rail and the active area
shapes are electrically coupled to a second power rail. The sub-cells of
the adjustable capacitor cell are operable to be modified to satisfy a
density measurement associated with the IC's fabrication flow.
Um processo e um sistema do projeto da disposição do IC envolvem colocar uma pilha ajustável do capacitor que tem um plurality das secundário-pilhas, cada um com um excesso disposto forma do polysilicon uma forma correspondente da área ativa. As formas do polysilicon são acopladas eletricamente a um primeiro trilho do poder e as formas da área ativa são acopladas eletricamente a um segundo trilho do poder. As secundário-pilhas da pilha ajustável do capacitor são operáveis ser modificadas para satisfer a uma medida da densidade associada com o fluxo da fabricação do iC.
