Method and apparatus for isolating the root of indeterminate logic values in an HDL simulation

   
   

A technique for simulating and verifying an integrated circuit design are disclosed. Generally speaking, the technique includes storing a unique identifier for the cell generating a root unknown value along with the root unknown value in the results of the simulation. In some embodiments, the same may be done for derived unknown values along with the unique identifier for the root unknown value giving rise to the derived unknown value.

Показан метод для имитировать и проверки конструкцию интегрированной цепи. Вообще говорящ, метод вклюает хранить уникально обозначение для клетки производя значение корня неизвестное вместе с значением корня неизвестным в результатах имитации. В некоторых воплощениях, эти же могут быть сделаны для выведенных неизвестных значений вместе с уникально обозначением для значения корня неизвестного давая подъем к выведенному неизвестному значению.

 
Web www.patentalert.com

< Boosting simulation performance by dynamically customizing segmented object codes based on stimulus coverage

< Object oriented approach to a redundant array storage system

> Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit

> Achieving tight binding for dynamically loaded software modules via intermodule copying

~ 00140