A memory architecture especially adapted to provide an architecture to
house one or more TCCT-based memory cells and to provide a reference
signal. The memory architecture is designed to effectively resolve stored
information from memory cells into logical values, such as logical "0" and
"1." An exemplary memory architecture includes a data block that comprises
a first set of one or more bit lines, where a word line one line extends
to a first subset of the first set of the one or more bit lines. The data
block also includes a word line two line extending to a second subset of
the first set of the one or more bit lines. A memory cell is coupled to
the word line one line, the word line two line and a common bit line of
the first and second subsets of bit lines.
Uma arquitetura da memória adaptou-se especial para fornecer uma arquitetura à casa um ou mais pilha de memória de TCCT-based e para fornecer um sinal da referência. A arquitetura da memória é projetada resolver eficazmente a informação armazenada das pilhas de memória em valores lógicos, tais como "0 lógico" e "1." Uma arquitetura exemplary da memória inclui um bloco dos dados que compreenda um primeiro jogo de um ou mais linha do bocado, onde uma linha uma linha da palavra estende a um primeiro subconjunto do primeiro jogo de o um ou mais linha do bocado. O bloco dos dados inclui também uma linha dois linha da palavra que estende a um segundo subconjunto do primeiro jogo de o um ou mais linha do bocado. Uma pilha de memória é acoplada à linha uma linha da palavra, a linha dois da palavra alinha e uma linha comum do bocado dos primeiros e segundos subconjuntos de linhas do bocado.
