An area of on-chip memory is allocated to store one or more tables of
commonly-used opcodes. The normal opcode in the instruction is replaced
with a shorter code identifying an index into the table. As a result, the
instruction is compressed. For a VLIW architecture, in which an
instruction includes multiple subinstructions (multiple opcodes), the
instruction loading bandwidth is substantially reduced. Preferably, an
opcode table is dynamically loaded. Different tasks are programmed with a
respective table of opcodes to be stored in the opcode table. The
respective table is loaded when task switching. A smaller, dynamic opcode
table provides an effective selection and a low table loading overhead
Un secteur de mémoire de sur-morceau est assigné pour stocker une ou plusieurs tables des opcodes utilisés généralement. L'opcode normal dans l'instruction est remplacé avec un code plus court identifiant un index dans la table. En conséquence, l'instruction est comprimée. Pour une architecture de VLIW, dans laquelle une instruction inclut des subinstructions multiples (opcodes multiples), la largeur de bande de chargement d'instruction est sensiblement réduite. De préférence, une table d'opcode est dynamiquement chargée. Différent charge sont programmés avec une table respective des opcodes pour être stockés dans la table d'opcode. La table respective est chargée quand chargez la commutation. Une plus petite, dynamique table d'opcode fournit un choix efficace et de bas frais généraux de chargement de table
