A buffer circuit for a peripheral interface circuit in an I/O node of a
computer system. A buffer circuit includes a first buffer and a second
buffer. The first buffer may be configured to store a plurality of
selected packet commands within a plurality of storage locations. The
second buffer is coupled to the first buffer and may be configured to
store a plurality of index values. Each index value corresponds to one of
the storage locations in the first buffer. The buffer circuit further
includes a write logic circuit that is coupled between the first buffer
and the second buffer. The write logic circuit may be configured to
successively read each of the plurality of index values from the second
buffer and to cause a selected packet command to be stored in each storage
location corresponding to each of the plurality of index values within the
first buffer.
Un circuit d'amortisseur pour un circuit d'interface périphérique dans un noeud d'I/O d'un système informatique. Un circuit d'amortisseur inclut un premier amortisseur et un deuxième amortisseur. Le premier amortisseur peut être configuré pour stocker une pluralité de commandes choisies de paquet dans une pluralité d'endroits de stockage. Le deuxième amortisseur est couplé au premier amortisseur et peut être configuré pour stocker une pluralité de valeurs d'index. Chaque valeur d'index correspond à un des endroits de stockage dans le premier amortisseur. Le circuit d'amortisseur autre inclut un circuit logique d'inscription qui est couplé entre le premier amortisseur et le deuxième amortisseur. Le circuit logique d'inscription peut être configuré successivement pour indiquer chacune de la pluralité de valeurs d'index du deuxième amortisseur et pour causer une commande choisie de paquet d'être stocké dans chaque endroit de stockage correspondant à chacune de la pluralité de valeurs d'index dans le premier amortisseur.
